低消費電力化設計

　LSI設計のうえで、低消費電力化設計は、大変重要なポイントになっています。”低消費電力化設計”を取り入れるアプリケーションとして大きく２つあります。

・携帯電話等電池で駆動する機器

・CPUを筆頭とする高速動作で熱を出したくない機器

これらを解決する手順（常套手段）をご紹介します。

１）システム内のデバイス／ブロック別、電力消費量の調査を行い、消費電力の大きなものから対策を施す。

２）スイッチングを下げる。

→CMOS回路では、基本的にスイッチングを下げることで、消費電力を下げることができる。そこで、クロックを下げる／間欠動作を行う。あるいは、回路規模を削減する。

３）また、消費電力は電圧の２乗に比例する。

→電圧を下げる。LSIであれば、さらに微細なテクノロジに置き換える。

（０．１ミクロン以下では、リーク電流が大きく、あまり消費電力が下がらない場合もあります）

常套手段は、全部使いました。それでもまだ目標値に届かないというエンジニアの方も多いと思います。そこで、オープンハードから３つの提案をしたいと思います。

１）なで、こつ、いれ

設計者の抱えているブロックだけでは問題解決しない場合が最近多くなってきています。

（なで、こつ、いれ・・・自分の担当ブロックの周囲をなでて、こつんとぶつかる対象を自分のブロックにいれてしまう手法）

例）システム全体をみてください（複数のLSIを１チップに統合する時期かもしれません）

２）アルゴリズムを追求しましょう。

例）テーブル化を検討してみてください。アナログだと簡単に出来ることもおおいです。

３）四方八方ふさがれて、もうだめなあなたへ。

例）実は、天井が開いています。そこから、次の挑戦を仕掛けましょう。

あまり一人で悩まないでください。

オープンハードの低消費電力化設計アプローチで、劇的に削減出来るかもしれません。